DIP封装器件在多工况下应力叠加失效仿真分析

主题介绍

封装器件在实际使用过程的不同阶段难免会承受各种机械应力或温循试验过程中CTE不匹配承受热应力,这些应力叠加大大降低了产品抗恶劣环境能力。某DIP封装器件在经历多个工况后的温循试验中就发生过失效现象。本视频围绕该DIP封装器件在多工况下发生失效的问题,提出一种基于Ansys Workbench有限元软件的多工况下应力叠加仿真方法,从而实现不同工况不同仿真模型的多工况应力叠加仿真分析,为DIP封装器件的破坏失效机理分析提供理论依据。

如有任何问题请点击以下链接进入答疑室与我们的技术专家进行交流互动:

高速电路答疑室 https://v.ansys.com.cn/live/e3f54d2a

演讲人简介

李逵 高级工程师

长期从事嵌入式计算机及微电子器件的结构热力可靠性研究及数字化仿真应用研究。负责承担多项预先研究课题。在数字化热力学仿真方面有着丰富经验,多次参与重大技术归零攻关工作,应用数字化仿真工具完成故障问题定位和失效机理分析。发表会议期刊论文10篇,其中核心期刊3篇,多次荣获优秀论文荣誉。获得专利4项,其中国家发明专利2项。

PCB_FlipChipAttach_ThermalCycle
model assemble
ANSYS 2020 R1 - SIPIEMI Updates
SI PI and Thermal co-sim challenges for CPS application
电子封装ANSYS仿真应用简介
Ansys 结构仿真解决方案
Driving Down Time to Market - ANSYS Advantage - V13 I3 - Article
Learn More About Our Products by Discipline and Business Unit (1)
Powered Up for Accuracy - eBook
Structure a New Industry Standard - ANSYS Advantage - V13 I3 - Article
Sign up or check in